

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number:

57067936 22.04.82 (51) Intl. Cl.: G06F 1/04

(22) Application date:

(30) Priority:

(43) Date of application

publication:

28.10.83

4---

(71) Applicant: TOSHIBA CORP

(72) Inventor.

KONISHI KUNIYOSHI

(74) Representative:

(84) Designated contracting

states:


(54) BUS CLOCK SYNCHRONIZATION SYSTEM


(57) Abstract:

PURPOSE: To increase a transfer speed, by generating signals which have a frequency as high as and are in phase with a bus timing and a basic clock signal generated in a CPU in an interface.

CONSTITUTION: The basic clock signal X and bus timing signal V which have the frequency as high as and are in phase with the basic clock signal P and bus timing signal Q generated in the CPU300 are generated in the IF400. Bus data U transferred to the IF400 with delay of time TA as well as the bus timing signal is inputted to an input register at timing t1 where the AND of the signal V and X results in a failure. Then, the IF400 outputs transfer data U to a data line 202 through an output register 402 and a gate 403. The bus data U arrives at the CPU300 as bus data R with delay of signal propagation time TA.

COPYRIGHT: (C)1983,JPO&Japio





(JP) 日本国特許庁 (JP)

①特許出顧公開

[®]公開特許公報(A)

昭58-184626

⑤ Int. Cl.³G 06 F 1/04

識別記号

庁内整理番号 7056--5B

❸公開 昭和58年(1983)10月28日

発明の数 1 審査請求 未請求

(全 7 頁)

のパスクロック同期方式

②特!

顧 昭57-67936

包出

顛 昭57(1982)4月22日

個発 明 者 古西邦芳

東京都府中市東芝町1番地東京 芝浦電気株式会社府中工場内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番曲

川崎中学区堀川町72番

19代 理 人 弁理士 鈴江武彦

外2名

1 1

射 総 1

1.発明の名称

オスクロック同期方式

2. 特許新求の範囲

(1) クロックラインを含むパスと、このパス にそれぞれ袋貎され、とのパスを介してアータ 送受信を行なり中央処理装置並びにインタフェ ースとを具備し、上記中央処理装置に、第1 種 基本クロック信号を発生する基本クロック発生 部と、この基本クロック発生部で発生される上 記算1 推選本クロック信号を 1/N 分周して第1 様パスタイミング信号を出力する第1分園器と、 との第1分周器から出力される上記第1指ペス タイミング信号を上記ペスのクロックラインド 導く手段とを設ける一方、上記インタフェース 、に、上記パスのクロックライン上の信号を入力 信号とし、位相比較信号が当該入力信号の贻波 数かよび位相と一致するように創御する位相ロ ッタループ回路であって、 町変網波数発提器の 出力信号を 1/N 分別する第2分別器と、この前

(2) 上記第1をパスタイミング作号の周期を T、 nを 0以上の整数とすると、上記時間Tに は n T と「第1分階器の遅延時間一部2分別器 の差延時間」との和であることを特徴とする特 許請求の範囲第1項記取のパスクロック同期方 式。

(3) mを 0 以上の整数とすると、上記時間 T m は m o T と「上記パスによる上記中央処理装 盤 。 インタフェース間の信号伝播時間」との和 であることを特徴とする特許別求の範囲第2項 記載のパスクロック同期方式。

3. 発明の詳細な説明

[発明の技術分野]

本発明は中央処理装置で発生されるパスタイミング信号に基づいてデータ送受信を行なりインタフェースを備えたシステムに好達するパスクロック同期方式に関する。

[発明の技術的背景とその問題点]

うな方式が適用される場合の例えばIFIがの 数部構成を示すもので、IのIはパス15(第 1 図書照)の図示せぬクロックラインを経由して CPU Iの(第1 図書展)から転送されるパス タイミング信号が入力されるゲートである。 1 の 3 はゲート Iの 1 の出力信号に応じて出力 データをラッチする出力レジスタ、 1 の 3 は出 カレジスタ1 の 2 の内容をパス15 に出力する ゲートである。

2 1を用い、とれらのケーブル21~21を介 して各「P11~11にそれぞれ独立にクロッ タを供給してタイミングを合わせるようになっ ていた。

しかし、との方式では

- (1) ケーアル配線が煩雑である。
- (2) 各IPK対してそれぞれ別々にクロック 供給を行なりため、クロック供給用のドライベ 凹略がIPの台数分だけ必要となり、コスト高 となると共K装飾の小型化が図れなくなる。
- (3) 別シャーシ取いは別鉄体にペスを延長する必要がある場合、ケーブル配線が一層被 になる。

などの欠点があり問題であった。

このため、従来のシステムでは、CPU」のからパス』の図示せぬクロックラインを経由してパスタイミング信号を各IF」』〜」をなどに共通に供給し、各IF」」〜」をかこのパスタイミング信号を用いてパス』をドデータを出力する方式が採用されていた。第3回はこのよ

転秋位制近傍のパスタイミング借号をD、パス 16における1F11接続位置近傍のパステー タをEと定数する。 CPU 10は無4凶に示され るように基本クロック信号人に同期したパスメ イミング信号目を発生し、パス15のクロック ラインに送出している。とのよりな状態で CPU 10が1813にデータを転送するために、パ スタイミング信号Bに同期してパス18上にパ スデータでを送出したものとする(第4般参照)。 とのパステータで、更には上記パスタイミング 信号目は、イス」を軽曲し、焦4図に示され ているようにペス」をにおける CPU 」 0 , 1 F 13間の距離に応じた時間分差強してそれぞれ オステータE、ペスタイミング信号Dとして **「T」よに伝接される。またパスタイミング** 号DはIF11内のゲート101で遊跡される。 次にIF13が上記ペスタイミング信号D(実 飲化はゲート101の出力信号)に基づいては、 スアータBを取り込んだ後、次のパスサイクル ドキいて CPU 10ドナータを転送するものとす

る。すなわち、IPIIIは無く圏に示されるよりにパスタイミング信号D(実際にはゲート」の1の出力信号)に同期したパステータをを出力レジスタ1の2、ゲート1の3を介してパス15上に送出する。とのパスデータをは、CPU1のからIPIIのでータ転送の場合と同様に該述した時間分遅延し、パステータにとしてCPU1のに入力される。

とのように上述した方式では、

- (1) アータ転送速度がパス(18)の往復の 伝送路長と、ゲート(101)などの回路集子 の遅延時間に依存するため、データ転送速度の 一届の高速化を実現することが困難である。
- (2) ペスタイミング信号にノイズが乗った場合にデータ送受信動作が不能となる。 とのため、例えばマザーボードにおいてパスを構成する伝送路ペターンの中で、ペスタイング信号用のクロックラインペターンだけは、他の伝送路ペターンから無して配置し、ノイズが乗るととを防止しなければならない。

いる。そしてとの位相ロックループ回路化セい て、可要規放数発掘器の出力借号をそのまま上 紀位相比較信号とするのではなく、当数可要周 放数発振器の出力信号を第2分詞器によって 1/N 分間し、との分間出力を選発手段によって 時間で、遅延し、求いは時間で、遅延した後、 更に時間T』選延してその選延出力を上記位相 比較信号とするよりにしている。そして、本発 明では、上記第1かよび第2分周點による各借 母連延時間や、上記パスによる CPU 。 I F 間の: **信号伝播時間を考慮してT: ・T: を適切に数** 定するととにより、上記可要周波発振器の出力 信号を上記第1種茶本クロック信号と開放数並 びに位相が一致した第2巻基本タロッタ信号と して用いるととができ、かつ上記第2分財祭の 分別出力または当該分別出力を時間で、遅延し た信号を上記第1様パスタイミング信号と開放 数並びに位相が一致した第2種パスタイミング 低号として用いるととができるようにしている。 などの欠点があった。

[発明の目的]

本発明は上記事情に鑑みてなされたものでその目的は、 簡単な無成でありながらパスを経由 したデータ転送速度の高速化が図れるパスクロック同期方式を提供することにある。

〔発明の振奏〕

[発明の実施例]

以下、本発明の一実施例を図面を参照して説明する。第5 図にかいて、200はペスであり、タロックライン201か上びデータライン202を含んでいる。300はペス200に接続下、CLK 発生部と称する)201か上び分解器では、CLK 発生部と称する)201か上び分解器を割ります。201は基本クロック信号では、分配のでは、L/N に 強等し、分配のでは、L/N に 強等している。とのペスタイミング信号のはに かっくいる。とのペスタイミング信号のはに でいる。とのペスタイミング信号のは に たいる。とのペスタイミングに で は で に と の に な

400はペス200に接続されるIP(インタフェース)であり、位相ロックループ回路 (以下、PLL 回路と称する) 401、出力レジスタ402、およびゲート403を備えている。 PLL 回路 401において、401はクロックラ

インオロ1からIF400亿入力されるペスメ イミング信号8を入力信号とし、との入力信号 と位相比較信号をとの位相差を比較する位相比 数額である。なか上記パスタイミング信号8は CPU まりりからクロックラインより1上に送出 される前記パスタイミング信号Qがクロックラ イン201を経由し、時間で、進れて19400 に伝播する信号である。すなわちパスメイミン グ信号なはクロックライン201におけるCPU 3.0 0級級位置近傍のペスタイミング信号を示 し、パスタイミング信号をは同じくクロックラ インスの1におけるIP400条既位置近傍の パスタイミング信号を示するのである。また、 時間で、はクロックラインスの1十五わちずのの による CPU J00、IP400間の信号伝播時 間(伝播選発時間)である。408は位相比較 器4040出力を徴分するがなん2回路(以下、 単ドフィルタと称する)、108はフィルタ 4 0 8 の出力に応じた順被数の信号を出出力す る可変関波数発振器、例えば電圧制御発振器

位相比較器404に供給される。

次に本発明の一実施例の動作を第6回のタイ ミングテャートを参照して説明する。 CPU 400 が殺動状態にある場合、CLK発生部301から 常時基本タロック信号とが発生出力されている (第6回参照)。分異数303はその基本クロ ック信号Pを1/N 分周し(この何では N = 2)、 基本クロック信号 P K 同期したペスタイミング 信号Qを出力する。とのペスタイミング信号Q· は信号ライン303を介してペス3000クロ ,クライン201に常時送出されている。なか、 パスタイミング信号Qは第6路に示されるよう 化分周器 J O J O 回路 遅延時間 T 11 だけ 基本 ク ロッタ信号Pより送れている。との場合、信号 ライン303による遅延は殆んど無視できる。 クロックラインより1に送出されているパス メイミング信号Qは、クロックラインまりませ 経由し、タロックライン801Kよる CPU 30A 「P 4 ● ● 間の信号伝播時間で、だけ遅れ、第 6 敗に示されているようにペスタイミング信号8

(以下、VCOと称する)である。本実施例では VCO (● ● から出力される信号Xを基本クロ。 ク信号器 (第2 御基本 クロック信号) として 『『 4 ● 0 内で使用するようにしている。 407 は上配基本クロック信号Xを1/N分削する分周 巻、408は分別器(07の出力信号を時間 T - 漁場する漁場手段、例えば遊路前(以下、 D L と称する)である。本実施例において、 DL(01の連延時間で、は分別器 301の回 路 通 発 時 間 Tat ー 分 別 器 4 0 7 の 回 路 選 延 時 間 Ta2 K一致している。たか、Ta1 > Ta2 である ものとする。本実施例ではDL408の出力値 号をペスタイミング信号V(鮮2ねペスタイミ ング信号)としてIFィロの内で使用するよう だしている。409は上記パスタイミング信号 Vを時間で、選挙する選挙手段、例えばDL (連集級)である。本実施例にかいてDL 409 の連発時間T。は前記時間T。(CPU Jeo、 I ₽ 4 0 0 間の信号伝播時間)に一致している。 D L d = J の出力信号は位相比較信号がとして、

として 「 タ 4 0 0 K 入力される。 PLL 回路 401 は、DLd00の出力付号である位相比較 号 ぜの最被数並びに位相が、クロックライン 201 より入力される入力信号としての上記パスタイ ミング信号目のそれに一致するように動作して いる。 **第 6 図には、 PLL 図路 4 0 1 0 動作によ** り、位相比較信号ぎの周波数並びに位相がペス タイミング信号&のそれに一致したいわゆる系 のロック状態における信号8,8'が示されてい る。第5日の特成から明らかなように上記位相 比較毎号がを出力するDL409の入力信号す なわちイスタイミング信号では、位相比較信号 ぎょうロレイ 0 1 の遅延時間分すなわち時間 T。だけ進んでいる。前述したようにペスタイミ ング信号をはペスタイセング信号なより時間 7. だけ連れている(第6日参照)。したがって 上述したように釆がロック状態にある場合には、 上記ペスタイミング毎号Vはペスタイミング信 **号Qと周波数並びに位相が一致している(第 6** 図参照)。このとを、分別器401の出力 号

はパスタイミング信号Vより Tai - Tag だけ進 んでいる。また分別費401の入力信号である VCO 4 0 8 の出力信号すなわち基本クロック信 号とは、分周器 4 0 7 の出力 号より(分周 4 0 7 の回路遅延時間)T₁2 だけ進んでいる。 すなわち上記基本クロック信号X は第 8 図に示 されるようにCPU 3 0 0 内部の前記基本クロー ク信号Pと周波数並びに位相が一致する。との ように本実施例によれば、CPU J O O 内で発生 される基本クロック信号Pおよびペスタイミン グ信号など、それぞれ関放数並びに位相が一致 している基本クロック信号とおよびパスタイミ ング信号VモIFィロロ内で発生することがで きる。との結果、たとえ CPU s o o から送られ るペスタイミング信号QKノイズが乗ったとし ても、IFIDOTのデータ送受信動作には何 ら悪影響を及ぼす恐れはない。したがって、何 えばマサーポードにおいて、ペスゴロロを構成 する伝送路パターンの中でクロックライン 201 だけを他の伝送路ペターンから難して配置する

ととが不要となる。とのためマザーボードにおける印刷配舗板の実装効率を向上するととができる。

とのような状態で CPU sooがIP 4 ooに 対してアータを転送けるものとする。 CPU 300 がパス200(のアータライン202)を介し てデータ転送を行なり場合、 CPU まりりはパス タイミング信号QK何期してデータをデーメラ インまりまに送出する。したがって、との場合、 CPU 3 0 0 近傍のデータライン2 0 2上のパス アータミは第6凶に示される通りとなる。なか、 数中CPU メリロ→I F 4 0 0はCPU まロロかち 11100への転送データであることを示する のである。上記パステータBはテータライン 202を経由し、ペスタイミング信号 Q と同様 に時間で、連れて1740%に伝播される。との 毎来、IFIDD近傍のアーメライン203上 のペスアータリ(アータライン201の状態) は第6回に示される通りとなる。上記パステー タリは19400に入力され、例えば信号V。

刺ぇ」)で図示せぬ入力レジスタに取り込まれる。 次に、CPU 3 0 0 から「F 4 0 0 に対するア ーメ伝送のパスサイクルの次のサイクルにかい て、IF 400がCPU 300にデータを転送す るものとする。とのとき、「アイクタはDL 408の出力信号である前記ペスタイミング信 号Vに同期して、転送データを出力レジスタ 108、ゲート108を介してペス800のナ ータラインコロコ上に送出する。との結果、 IF400近後のデーメライン201の状態す たわちパステータでは第6回に示される如く変 化する。なお、図中IF 400→ CPU 300は IF 100から CPU 300への転送テータでも るととを示するのである。上記パステータひは アーメラインスの2を経由し、(CPU まりのか 5 I P 4 0 0 へのデータ転送の場合と同様に)信号 伝播時間 T、遅れて CPU J00 に到達する。との結果、 CPU 300 近傍のデータライン302 の状態すなわちゃ ステータRは第6回に示される通りとなる。

Xのアンド条件が不成立となるメイミング(時

以上の説明から明らかなように本実施例によれば、CPU 300内部で発生されるパスタイミング信号 Q(かよび基本クロック信号 Y)と周被数では位相が一致しているパスタイミング信号 Y V で発生でき、とのパスタイミング信号 Y V で発生でき、とのパスタイミング信号 V V で発生でき、とのパスタイミング信号 V V である。というというのアータ 転送のでから CPU 300分に 送いる 1 P 400 の CPU 300分に 送いる 1 P 400 の まま用いてきない スタイミング 信号をそのまま用いて 1/2 となる。 CPU かち 気に アータ を で スタイミング 信号を で しゃく 1/2 となる で スタイミング 信号を で しゃく 1/2 となる。

なか、前記実施例では分別器 3 0 2 . 4 0 7 の 回路 選延時間 T_{81} . T_{82} が T_{81} > T_{82} であるものとして説明したが、 $T_{81} \le T_{82}$ の場合にも本方式は容易に適用できる。例えば $T_{81} = T_{82}$ の場合にはD L 4 0 8 は不要となる。 このときには、分周器 4 0 7 の出力信号をD L 4 0 9 の入力信号とすると共にパスタイミング信号 V と

14開昭58-184626 (6)

して使用する。また、Tat くTa, の場合には、 パスタイミング信号8 . Yの周期をTとすると D L 4 0 4 の遅延時間 T, がT~(T,, - T,,) ナなわちT+($T_{21}-T_{22}$)であればよい。更 に、上述の説明から容易に貫推できるように、 aをO以上の整数とすると、D L f o g の遅延 時間 T、はa・T+(Tz、-Tz,)であればよい。 また、mを0以上の整数とするとりしょ09の 選延時間Tzはm·T+T,であればよい。明らかな ように前記実施例は、ュニロ、コニロの場合で ある。また、前記失施例ではイスタののに接続 されるIPがI台の場合であったが、複数の場 合でも同様に実施できる。との場合、ペス 200 に対する各IPの接続位置によってTAが異なる ことを考慮して各IP内のDL409を選ぶ必 要がある。

[発明の効果]

以上学述したよりに本発明のパスクロック同 期方式によれば、パスの伝播選続時間補賃用の ケーブルが不要となり、またクロック供給用の ドライベ回路をIPの台数分散ける必要が無くなり、構成が簡単になる。しかも簡単な構成でありながらイスを経由したデータ転送速度の一層の高速化が図れる。

4. 図面の簡単な説明

408,409…遅延回路(DL)。

出版人代理人 弁理士 始 江 大 彦

